

1) Si progetti, utilizzando il diagramma degli stati ASM, un contatore binario modulo 7, che effettui alternativamente un ciclo di conteggio fra i valori pari ed uno fra i valori dispari. In particolare si richiede:

- ? Il Diagramma ASM
- ? Il disegno del circuito nell'ipotesi di utilizzare FF D PET
- ? Il disegno del circuito nell'ipotesi di utilizzare FF JK

2) Si progetti, tramite l'approccio ASM, un contatore binario modulo 8 che effettui i cicli di conteggio esclusivamente attraverso i valori pari. In particolare si richiede

- ? Il Diagramma ASM
- ? Il disegno del circuito nell'ipotesi di utilizzare FF D PET
- ? Il disegno del circuito nell'ipotesi di utilizzare FF JK

3) Si progetti, tramite l'approccio ASM, un contatore binario modulo 8 che effettui i cicli di conteggio esclusivamente attraverso i valori dispari. In particolare si richiede

- ? Il Diagramma ASM
- ? Il disegno del circuito nell'ipotesi di utilizzare FF D PET
- ? Il disegno del circuito nell'ipotesi di utilizzare FF JK

4) Si progetti, tramite l'approccio ASM, un contatore binario modulo 4 che effettui i cicli di conteggio alternativamente in avanti e indietro (es: 0,1,2,3,2,1,0,1,2,...). Il contatore genera un'uscita TC='1' tutte le volte che passa per lo zero. In particolare si richiede

- ? Il Diagramma ASM
- ? Il disegno del circuito nell'ipotesi di utilizzare FF D PET
- ? Il disegno del circuito nell'ipotesi di utilizzare FF JK

5) Si progetti tramite l'approccio ASM uno shift register sincrono di tipo SIPO. In particolare il componente deve avere un ingresso seriale, un'uscita parallela a due bit, un segnale di clock ed un segnale di reset asincrono. Si richiede:

- ? Il Diagramma ASM
- ? Il disegno del circuito nell'ipotesi di utilizzare FF D PET
- ? Il disegno del circuito nell'ipotesi di utilizzare FF JK

5) Si progetti tramite l'approccio ASM uno shift register sincrono di tipo SIPO. In particolare il componente deve avere un ingresso seriale, sincrono, un'uscita parallela a due bit, un ingresso LR, sincrono, un segnale di clock ed un segnale di reset asincrono. Il segnale LR ha questo effetto: se LR=0, il contenuto del registro e' shiftato verso destra e nella posizione piu' significativa e' inserito il contenuto dell'ingresso seriale, se LR=1 il contenuto del registro e' shiftato verso sinistra e nella posizione meno significativa si inserisce uno zero. Si richiede:

- ? Il Diagramma ASM
- ? Il disegno del circuito nell'ipotesi di utilizzare FF D PET
- ? Il disegno del circuito nell'ipotesi di utilizzare FF JK

NOTA: In tutti i casi esplicitare le mappe di assegnazione degli stati e le mappe di Karnaugh per la sintesi delle reti combinatorie per lo stato successivo e per le uscite.